HM55上电时序详解

HM55上电时序详解

资料在哪里啊？？？？
; w: D$ b+ S8 R- _* E

我也是在找啊，谁有快出来露两手

等高人的出现

INTEL五系列芯片组不同时序
, {3 J9 k" e; ]; }& p/ N$ D
SLP_S3#
3 @! O4 M0 e1 n
3 N9 ~6 u" P  \, o# S( f% @SLP_M#桥发出的用于开启 ME 模块供电的控制信号，3.3V
2 b* V% W1 C1 [' q$ i. z如果主板有 ME 固件，开启 AMT 功能时，此信号会在触发前就产生；关闭 AMT 功能时时序与 SLP_S3#一致
如果主板不支持 AMT 功能，SLP_M#悬空不采用

: L' b8 v# C: I5 g3 ]6 ESLP_LAN#：LAN 子系统休眠控制，控制网卡供电，与 SLP_M#时序同步
6 v( |) K$ v- I9 p
VCCME：1.05V    ME 模块的供电（即实现 AMT 功能的供电），受控于 SLP_M#。SLP_M#悬空时（主板无 ME 固件）， VCCME 直接采用 S0 状态的供电
% B0 i& Y5 u, ~  e4 N" B
6 A7 R  P6 \/ y3 O+ y& C) QVDIMM：指内存供电，受控于 SLP_S4#
7 H  E4 Q& U8 p) ~6 l; A
VCC：指桥的主供电等 S0 状态的电压，受控于 SLP_S3#
3 K. Z; ?' x1 G8 u: l
9 H, F& U  _, K6 U7 A* ~- UVCC_CPU:主板给 CPU 的核心供电，受控于 SLP_S3#,有延时

7 h1 W' O. c0 X% ?% T+ u3 MSYS_PWROK：由 CPU 的电源管理芯片发给桥的 3.3V 高电平，等同于 VRMPWRGD

; K  k2 Q; f" IPWROK：主板发给桥的 3.3V 高电平，表示 S0 状态电压都 OK
  R3 ?- _  P; f
  o2 _$ F/ M! F4 d% e- rMEPWROK：ME 模块电源好，3.3V，开启 AMT 功能时，MEPWROK 由 AMT 电控制，关闭 AMT 功能时，MEPWROK与 PWROK 同步

LAN_RST#：主板发给桥的集成网卡复位信号，可以理解为网卡的电源好信号

: ^9 R% N* `9 O2 o; W' ^- R4 l( {Clock Chip Outputs：时钟芯片被开启，输出各组时钟
# w$ v7 _. M, ^% j
PROCPWRGD：桥发出给 CPU 的 PG，表示 CPU 的核心电压 OKS
6 O# I; W( z1 F" o
; q% {2 H: \8 a8 K9 {8 yDRAMPWROK：桥发给 CPU 的 PG，通知 CPU，内存模块供电 OK

PLTRST#:桥发出的平台复位 3.3V，经过转换作为 CPU 复位

HM55/HM65时序区别

HM5X相对于ICH的时序特点：

1、  增加了SLP_M#（从ICH8开始就增加了），用于控制ME模块供电，但大部分机器不采用

2、增加了SLP_LAN#,用于控制网卡的供电（跟随SLP_M#的状态）

2、  增加了VCCME，给ME模块供电，1.05V（不支持AMT时，VCCME与总线供电是一起的）

3、  把VRMPWRGD更名为SYS_PWROK

4、  增加了MEPWROK（ICH时叫CLPWROK）,不支持AMT的时候，MEPWROK会跟PWROK连一起

6、CPUPWRGD变为两个信号：DRAMPWROK、PROCPWRGD

HM6X/7X相对于HM5X的时序区别：

1、增加了VCCDSW3_3、DPWROK、SLP_SUS#,用于支持深度睡眠，但大部分机器不采用

2、SLP_M#更名为SLP_A#

3、VCCME更名为VCCASW

4、MEPWROK更名为APWROK

5、CPU供电时序推后了,它是在CPU得到PROCPWRGD后，发出SVID控制产生         

6、桥发出PWOCPWRGD的条件：供电正常、PWROK正常、时钟正常、能正确读取BIOS

7、取消了PCIRST#，桥只发出PLTRST#

8、集显供电一般是需要在跑码之后，过了内存才会产

非常感谢，非常感谢，非常感谢

大家提供的资料太好了,支持一下

谢谢，这一块我正迷糊呢。

正确的维修思路 能让你快速的找到问题的所在
2 N( Y' V' V. p% Q+ `& y4 t0 Y

这一块我正迷糊呢。
' Y' D/ W5 S9 ]3 [% H0 p) b+ P