本帖最后由 zpp977 于 2010-7-31 09:45 编辑
, `0 w; T$ v P: `$ H/ F
* q$ K% M8 n5 H1 c: aRSMRST#是一种信号& Y Q2 J: C3 l8 B! y
RSMRST#信号是用来通知南桥5VSB和3VSB待机电压正常的信号，这个信号如果为低，则南桥收到错误的信息，认为相应的待机电压没有OK，所以不会进行下一步的上电动作。RSMRST#可以在I/O、集成网卡等元件上量测得到，除了量测RSMRST#信号的电压外，还要量测RSMRST#信号对地阻值，如果RSMRST#信号处于短路状态也是不行的，实际维修中，多发的故障是I/O或网卡不良引起RMSRST#信号不正常。
+ p, ^1 T% ^9 w- dSLP_S3#是一种信号。
. q" B, o2 o- z3 J8 ], M4 Q& \当它动作时，表示系统进入S3模式，当不是用在STR模式时，此信号可用来控制 电源的动作，它一般由南桥发出
/ g9 F, j# d" t/ D5 j3 @. Z( j" _) C8 ^; L! n6 E
Power Good信号简称P.G.或P.OK信号。
( S2 R* T$ [8 C% i" L当开关电源启动之后，如果交流输入电压在额定范围之内，且各路直流输出电压达到允许的最低检测值（+5V 输出为4.75V 以上），那么经过 100ms～500ms 的延时，P.G.电路就会发出“电源正常”的信号（P.OK 为高电平）。当电源交流输入电压降至安全工作范围以下或+5V电压低于4.75V 时，电源会送出“电源故障”信号（P.OK 为低电平）。P.G.信号非常重要，即使电源的各路直流输出都正常，如果没有P.G.信号或P.G.信号时序不对，都会造 成电脑不能开机.
6 ], Q; d5 d$ ]; ^; {) c. F" y
" P5 k7 e! x- ^1 d; U a/ BPWRBTN#/PWRSW#: Power Button/Power Switch! G1 g8 ?- [& d& c8 Q) H, U
主板上電按鈕或開關,一般置於主板右下方的PANEL上,以便於組裝機,它需要由一電阻Pull Hign,低電平有效." `! c. O. L' i5 [0 }
电源按钮:.电源按钮将引起SMI#或者SCI来指出系统的一个睡眠状态。如果系统已经是睡眠状态，那么这个信号将触发一个唤醒事件。如果PWRBTN#有效时间超过4s，不管系统在S0、S1、S3、S4状态，这时都会无条件转换到S5状态。这个信号的内部有一个上拉电阻及输入端有一个内设的16ms防反跳的设计。: O! r3 X3 j' i* s
PSON#! H8 g% E5 `* X1 l7 F* j
平時,電源不會動作，低電平時，電源供出電壓,說明主板已上電.在S3,S5狀態時,它為High,在S1狀態時,它為总复位信号: PLTRST#是Intel® ICH9整个平台的总复位(如：I/O、 BIOS芯片、网卡,北桥等等)。在加电期间及当S/W信号通过复位控制寄存器（I/O 寄存器 CF9h）初始化一个硬复位序列时ICH9确定PLTRST#的状态。在PWROK和VRMPWRGD为高电平之后ICH9驱动PLTRST#最少1毫秒是无效的。当初始化通过复位控制寄存器 (I/O 寄存器 CF9h)时ICH9驱动PLTRST#至少1毫秒是有效的。( e( G" t, L2 q8 y* u
注释: 只有VccSus3_3正常时PLTRST#这个信号才起作用.
U! h5 t, E& i) g- P! u1 N2 X3 D* D2 S& F
S4 休眠控制信号: SLP_S4# i是电源层控制信号. 当进入S4（挂起到硬盘）、S5（软关机）状态时这个信号关掉所有的非关键性系统电源。# 注释: 这个Pin脚以前常用于控制ICH9的DRAM电源循环功能. : ~5 R% ^. `- Y2 h {% [ _) [7 R% I
注释:在一个系统中关于Intel的AMT的支持，这个信号常用于控制DRAM的电源， J/ F: J# i1 |* W2 g3 S+ d( p7 `. N
: p" b3 p3 h% L: U, G4 }. G
& g9 Z" W4 S1 A! Z: G* {& O$ l注释：在M1状态下（当主机处于S3、S4、S5状态及可操作子系统运行状态）这个信号被强制为高电平连同SLP_M#给DIMM提供充足的电源用于可操作子系统。5 R/ T1 }/ k, v7 `
THRMTRIP7 A9 P7 N8 M, d! H' X
热断路信号: 当THRMTRIP#信号为低电平型号时，从处理器发出热断路型号，ICH9马上转换为S5状态。ICH9将不等待来自处理器的准予停止的信号返回便进入S5状态。' R+ V! }4 B ?
3 D" J( `) H# u" i sPWROK; }9 G+ h4 i: x* V
电源正常信号:所有电源分配总线稳定99ms以及PCICLK稳定1ms时，PWROK给南桥一个有效标志。. PWROK可以异步驱动。PWROK低电平的，南桥就会认为PLTRST#有效。
8 E! z3 v/ n( k( n8 U9 w注释: 1. 在正常的三个RTC时钟周期里南桥使电源完全复位并生成完整的PLTRST#信号输出，PWROK必须是最小值处于无效状态。 ]' ^* W! Z2 l$ |$ U
2. PWROK必须无假信号，即使RSMRST#是低电平。/ y# ]' u \& v5 E0 f8 n
CLPWROK
; I4 P# k7 x, ?0 W" ~1 i2 b控制LINK电源正常信号:当CLPWROK有效时，表示从电源到控制LINK子系统（北桥、南桥等）是稳定的以及通知南桥使CL_RST#无效直到北桥收到这个信号8 e% `, l8 A) E
NOTES: 1. RSMRST#无效之前CLPWROK不许有效。
6 E# t. r) f2 N8 S5 I* R& X2、在PWROK有效之后CLPWROK不许有效。
% U4 `6 Q' Y/ D0 B+ a/ N1 s( sRI#" N) e, I5 L- r, S( d
铃声提示: 这个信号是一个来自Modem的输入信号。它允许一个唤醒事件，在电源故障的时候进行保护
: R. s& K% s3 g( {& {LAN_RST#
" D( F4 `- X DLAN 复位7 q( R' ?' V) t# D! L2 t
当这个信号有效的时候，在LAN内部控制器进行复位，在LAN的ccLAN3_3 和 VccLAN1_05及VccCL3_3电源正常状态下该信号才会有效。当解除有效后,这个信号是LAN汇流排稳定的一个标志注释:/ @8 V( _; J5 Q2 [6 U H! n
1. 在RSMRST# 解除有效之前LAN_RST# 必须是有效的。
3 w) I! i5 \; [$ E1 a2. 在PWROK有效之后，LAN_RST# 必须有效
s( l+ Z9 t2 t+ y3. 在VccLAN3_3 和 VccLAN1_05及VccCL3_3电源都正常的情况下LAN_RST#必须有效1ms.
* l" M% n' z7 x1 p4. 如果集成网卡不用LAN_RST#可以把它连接到Vss。
f0 }5 n! O% ?4 fWAKE#
- y% x0 D6 k5 O( O, d$ k1 B7 yPCI Express* 唤醒事件 :边带唤醒信号在PCI Express插槽上有部件并发出唤醒请求信号, c C6 d% K$ Z* f2 T) \
MCH_SNYC#: + M3 t! v$ |/ l( k( @5 w/ H# F# Z& v0 e4 v
北桥同步信号:这个输入信号与PWROK在内部是相与的，该信号连接到北桥的ICH_SYNC# 输出端.
* T( `6 L, f0 TVRMPWRGD
/ \8 N9 u- U3 K' Y7 lCPU电源正常信号:这个信号直接连接到CPU电源管理芯片，该信号正常表示VRM是稳定的。这个输入信号与PWROK在内部是相与的. s) \5 N5 [* _8 O$ }. g7 Y
这个信号在挂起的时候是正常, D& H/ u' {2 a
CK_PWRGD0 H$ X' v% j% U, k
时钟脉冲发生器电源正常信号:当主电源有效时这个信号去时钟发生器，当SLP_S3#和VRMPWRGD两个信号都为高电平时这个信号也是高电平有效3 n! g. r) k7 A$ o( d+ a# [
STPCLK#8 R4 n0 I% t. ]* I/ \& Q& _
此信号由ICH 发出一般如果量到此信号有问题应该考虑CPU 与ICH 之间的线路及影响CPU 和ICH 之间的工作条件
! l: M$ H% ], [: [
( Q( T( z& }- X, H0 C
: c: k8 b; `/ P9 o" _; q- [RCIN#: (K eyboard Controller Reset Processor)
5 W# V3 n0 J* F) m此信号是由SUPER I/O 发出, 为键盘控制重置CPU 信号/ V: O" \7 t( i" X: c: x: O1 w2 F
SLP#
# Q7 [+ ^% g$ P7 k6 Y. X此信号也是由ICH 直接发给CPU.一般我们再碰到Vcore 对地short 时应该考虑一下此信
" k- `7 O* X: Z4 H9 w号. 0 Y- C1 d/ a, x' d0 z
备注: CPU 在于ICH 传输的过程中并非上面所列出的信号有问题我们就断定CPU 或ICH
* r( K& i9 }, h3 \, b, P" p有问题,我们应该考虑他的工作电压及对应的频率之后并且排除断线再去判断ICH 还是CPU 有问题
. a7 [( z" k# j, J c1 y% F q' A! Z$ {
TESTH GMCH8 $ C) C2 Y$ F. M; b0 d: R
此信号是用来侦测主板是否正常工作的信号,而我们在维修的过程中经常碰到的用来侦测" ?8 p4 K# I+ T$ C, x8 g E6 w& ]! m
CPU
9 y( P* y {) W/ h# C的前十二个信号即:
/ Q/ D0 n4 P* k9 B- f- LTEST_CPU0 TEST_CPU
' Z8 h2 G/ B2 uTEST _CPU2-7 TEST_CPU9 b& ^7 l: r5 v
TEST _CPU9 TEST _CPU' _& T7 }4 H" _4 x* d) A! q2 _
TEST _CPU10 TEST _CPU/ E9 L7 U9 E g3 h
如果任何一个不好都会造成全零,而后面几个不经常用到.. # j% U7 s% k! U0 j; |" [7 G2 B. j- W
VID[0-5]! }8 U4 N7 q( D3 I' q$ d' P
對於VID 信號使用來設置Vcore 故我們在量到Vcore 有問題
; \% x; P0 ]4 b6 @* W$ a4 a的時候應該特別注意VID 和控制Vcore 的電壓芯片.
9 V& _; |8 O2 @+ h% s0 iVREF
; |$ c. L; W N/ f3 }, z0 b8 ^. E即Voltage reference，也即参考电压，常作为一个恒定的电压给保护或者反馈电路提供一个可比较的基准电压6 C# `0 H! f1 ]* {$ q4 q
! b; |- t( E9 n
挂起时钟信号:这个时钟是RTC时钟发生器通过其它芯片产生的时钟来输出的。
6 M- p6 u+ n% s: F* q# n- x* f) CCK_PWRGD/ O2 s2 m+ Q, x# X2 D
时钟脉冲发生器电源正常信号:当主电源有效时这个信号去时钟发生器，当SLP_S3#和VRMPWRGD两个信号都为高电平时这个信号也是高电平有效) H* o* _* D9 `
STP_PCI# / GPIO15 (仅用于桌面电脑)
8 d& M. q5 y! T, ?& H- t关闭PCI时钟信号: 当STP_PCI#信号是低电平时外部时钟脉冲发生器就会关闭PCI时钟信号。它以前用在笔记本电脑上去支持 PCI CLKRUN# 协议。 7 m- a& c; G: y1 p: m# F! @+ W9 d
在Sx（S0、S1、S3、S4、S5）状态下，当系统将Intel AMT或者ASF开启时，为了支持Moff/Sx 到M1/Sx的转换，这个引脚用来通知时钟控制器选择主时钟频率.
9 t. R9 N: J) P' K2 x! } s在桌面平台上这个信号能转换成为GPIO信号，这时它就不支持Intel AMT或者ASF。
8 h, [) b' V( p( m% [4 {7 kVCC
' L6 c: o0 h: T- k* H9 W$ G* a6 ~C=circuit 表示电路的意思, 即接入电路的电压% |1 e) u7 A7 T- o* j
对于数字电路来说，VCC是电路的供电电压8 p* E1 ]8 H+ Y0 c
VDD9 K1 { }& Y8 n: C7 ?
D=device 表示器件的意思, 即器件内部的工作电压4 {0 M! t0 t! v& N' n+ a
VDD是芯片的工作电压（通常Vcc>Vdd）,有些IC既有VDD引脚又有VCC引脚，说明这种器件自身带有电压转换功能。
X8 z( O1 V4 [/ t5 e+ s在场效应管（或COMS器件）中，VDD为漏极，VSS为源极，VDD和VSS指的是元件引脚，而不表示供电电压。 # M; ?, a( }! [, F
VSS- P8 ~8 ?$ H0 v! {
S=series 表示公共连接的意思，通常指电路公共接地端电压
3 H& _# M1 g! U# W8 L. [+ H) t对于数字电路来说，VSS是接地点。在场效应管（或COMS器件）中，VDD为漏极，VSS为源极，VDD和VSS指的是元件引脚。- T) }- O/ C: _
$ d% b$ a! b# t* y- @
* N) P" q" W, q: }- t* {4 e! t, `3 ]. U
|
IP卡
狗仔卡
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
显身卡
