马上注册,结交更多好友,享用更多功能。
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 five0220 于 2011-10-12 10:29 编辑 , O( q: ~4 S$ _8 ^) C }
( h9 L& X8 w0 S1 W) N% C; u本来不想另外发贴,但估计很多同行也难理解为什么要这样,话不多讲下面原理讲解(就讲CLK_EN#信号)IC是ISL6262的内部软启动流程 3 `( B: d* H! ? u7 j# B; E
) x* x4 \$ I( z% O/ F* } t
0 Q" C! _# Z5 t, ?2 @ h
ISL6262是电源芯片,图片是这个IC的内部本身工作信号时序 ,这个是先有VCORE电压出来,然后IC内部就会把CLK_EN#信号拉低(初使是输出高电平)为什么先高后低??, 原因很简单,因为时钟开启信号是需要高电平才能开启,需要一个电平转换,那样怎么做,那就用到普通的NMOS管,G极输入低,那么D-S就不能导通,那么D原始什么状态就是什么状态。(你仔细对照图纸看下就明白了)到这里就差不多了,如果要详细一点的话(有人会说了,我输出高电平不也能控制时钟开启 ,对,多加一个NMOS 或NPN的三极管也可以啊,这就是时序(具体影响就不说了,维修米用,知道就行)问题了,加了东西会DELAY 时钟开启的时间了,管子控制两次,需要时间。这样做的需要电平转换两次(正规做法时钟开启信号要比CPU电源好信号要提前5-10ms)所有VCORE电的 电源IC原理实际上都差不多
5 h; y! h$ E% b" [$ v- O( P% G' K5 O! k2 I
|